متن کامل خبر


 
جلسه دفاع از پایان‌نامه: بهنام عبدالهی، گروه مهندسی الکترونیک

خلاصه خبر:

  • عنوان: طراحی یک مبدل جریان به ولتاژ پهن باند برای کاربرد های ضربه ای با قطع و وصل مداوم
  • ارائه‌کننده: بهنام عبدالهی
  • استاد راهنما: دکتر سعید سعیدی
  • استاد ناظر خارجی: دکتر علی فتّوت احمدی (دانشگاه: صنعتی شریف)
  • استاد ناظر داخلی: دکتر ابومسلم جان نثاری
  • استاد مشاور: دکتر عبدالرضا نبوی
  • مکان: دانشکده مهندسی برق و کامپیوتر، اتاق P2
  • تاریخ: 1394/11/26
  • ساعت: 10:30

چکیده
این پایان نامه در دو بخش نوشته شده است، در بخش اول چهار ساختار مبدل جریان به ولتاژ (TIA) جدید برای افزایش پهنای باند و کاهش نویز ، در شرایط بهره و توان برابر با ساختارهای متداول پیشنهاد شده است. در بخش دوم ، دو ساختار پیشنهادی TIA به منظور افزایش سرعت و کاهش توان و کاهش مساحت تراشه ، برای کاربردهای ضربه ای با قطع و وصل مداوم (BM) معرفی شده است. اصلی‌ترین مسئله در طراحی TIA ها ، خازن بزرگ پارازیتی آشکار ساز نوری (PD) در ورودی است. این خازن باعث کاهش پهنای باند و افزایش نویز و محدود شدن طراحی در ورودی می‌شود. برای ایزوله کردن اثر خازن پارازیتی ورودی، امکان استفاده از ساختارهایی همچون CG در تکنولوژی CMOS ، به دلیل کوچک بودن gm ترانزیستورها و بزرگ شدن امپدانس ورودی، وجود ندارد. برای حل این مشکل ، با ارائه ساختارهای فیدبک موازی- موازی و استفاده از تکنیک gm-boosting ، موجبات کاهش امپدانس ورودی را فراهم می‌کنند. مدار RGC و CG-Feedforward متداول‌ترین و پر کاربردترین ساختارهای TIA در تکنولوژی CMOS هستند. در ساختار پیشنهادی اول ، با بررسی مسئله پایداری مدار CG-Feedforward نشان می‌دهیم که برای افزایش پهنای باند ، این ساختار ناپایدار شده و در ادامه با جبران سازی خازن میلر پارازیتی ، امکان افزایش پهنای باند این مدار را بدون نیاز به سلف فراهم می‌کنیم. با مقایسه پاسخ‌های حاصل از شبیه سازی ساختار جبران سازی شده پیشنهادی و ساختار CG-Feedforward اصلی نشان می‌دهیم که در ازای مصرف توان mw1( کمتر از نصف ساختار اصلی) و نویز pA/sqrt(Hz) 10 ( یک پنجم ساختار اصلی) به بهره dB65.8 ( چهار برابر ساختار اصلی) در تکنولوژی nm CMOS180 بدون نیاز به سلف ، دست پیدا می‌کنیم. یکی از مشکلات ساختار متداول RGC ، محدودیت سویینگ در یکی از گره‌های اصلی این مدار است، که منجر به افزایش نویز و کاهش پهنای باند و همچنین عدم امکان طراحی در تکنولوژی‌های زیر nm90 می‌شود. در ساختار کم ولتاژ پیشنهادی دوم ، با استفاده از یک فیدبک موازی ،به مقاومت ورودی مشابه ساختار RGC برای ایزوله کردن خازن پارازیتی ورودی، دست پیدا می‌کنیم. یکی از مزیت‌های ساختار پیشنهادی دوم کاهش نویز و توان مصرفی نسبت به مدار RGC است. ساختار پیشنهادی دوم با حل مشکل سویینگ ولتاژ مدار RGC ،امکان طراحی در تکنولوژی‌های جدید زیر میکرون را فراهم می‌کند. شبیه سازی ها نشان می‌دهند که ساختار پیشنهادی دوم ، با مصرف توان mw 2.3 و نویز pA/sqrt(Hz) 11 و بهره dB44.5، دارای پهنای باندGHZ 20 در تکنولوژی nm CMOS 180 بوده و این به معنای امکان طراحی این ساختار برای کاربردهایی با نرخ داده Gbps 30 است. معمولاً در مقالات به منظور بهبود عملکرد اندازه گیری ، از آشکار ساز (PD) های نوری گران قیمت APD استفاده می‌کنند. به منظور تجاری سازی ، تمایل به استفاده از PD های ارزان قیمت PIN روز به روز در حال افزایش است. یکی از مشکلات PIN ها، بزرگ بودن خازن پارازیتی ورودی و افزایش نویز نسبت به APD است. ساختار پیشنهادی سوم ، برای اولین بار ، با استفاده از دو مسیر فیدبک موازی ، باعث کاهش بیشتر امپدانس ورودی نسبت به ساختارهای متداول شده است. همچنین در این ساختار با اضافه کردن یک مسیر فیدبک اضافی به مدار RGC متداول ، باعث کنسل شدن نویز 3 المان اصلی این مدار در خروجی می‌شویم. در نتیجه ساختار پیشنهادی سوم در شرایط برابر توان و بهره، دارای نویز کمتر ، پهنای باند بیشتر و مقاومت ورودی کمتر نسبت به ساختارهای متداول است که خود به معنای مناسب بودن برای اتصال به PD های ارزان قیمت PIN می‌باشد. شبیه سازی های حاصل از این مدار نشان می‌دهد که در ازای مصرف توان mw2.75 و نویز pA/sqrt(Hz) 7.7 ، این مدار دارای پهنای باند GHz11.25 و بهره dB50.8 بدون نیاز به سلف در تکنولوژی nm CMOS 180است.
کلمات کلیدی

24 بهمن 1394 / تعداد نمایش : 1478